BEST AVAILABLE COPY

# JAPAN PATENT OFFICE

# PATENT LAID-OPEN OFFICIAL GAZETTE

Laid-Open No.

H.1-273296

quated

Laid-Open

H.1 (1989) Nov. 1

Title of Invention: Semiconductor Memory Device

Application No.: S.63-102080

Filed: S.63 (1988) Apr. 25

Inventor: Kazuyoshi Shoji

Yasuo Kubota

1448, Jyosuihon-cho, Kodaira-shi, Tokyo

Hitachi ULSI Engineering Corp.

Applicant: Hitachi, Ltd.

4-6, Kandasurugadai, Chiyoda-ku, Tokyo

Hitachi ULSI Engineering Corp.

1448, Jyosuihon-cho, Kodaira-shi, Tokyo

Attorneys, Agents: Shizuyo Tamamura

1. A semiconductor memory device comprising:

a floating gate electrode and a control gate electrode over the gate insulation film having a thickness sufficient for tunneling where a first write operation that implants electrons to the floating gate electrode is performed by hot electrons generated at the drain area, and

a memory cell that performs an erase operation that emits electrons from the floating-gate electrode using a source area tunneling,

characterized in that a second write mode is provided whereby electron tunneling from the channel areas of all the memory cells or a predetermined group of the memory cells to the floating gate electrode occurs.

2. A semiconductor memory device, described in claim 1, characterized in that the above write mode is implemented before the erase operation to unify the erase characteristics.

JP-A-1-273296

99日本国特許庁(JP)

① 特許出願公開

#### 母公開特許公報(A) 平1-273296

Sint CL.4

验别配号 庁内整理番号 ❷公開 平成1年(1989)11月1日

G 11 C 17/00

309

C-7341-5B A-7341-5B

客を顕求 未請求 顕求項の数 5 (全9頁)

会発明の名称 半導体配便装置

> **2017** 順 昭63-102080

金出 顧 昭63(1988) 4月25日

伊発 明

東京都小平市上水本町1448番地 日立超エル・エス・アイ

エンジニアリング株式会社内

の発明 者 **注** 田 唐

東京都小平市上水本町1448番地 日立超エル・エス・アイ

エンジニアリング株式会社内

東京都小平市上水本町1448番地

東京都千代田区神田駿河台4丁目6番地

の出 頭 人 株式会社日立製作所

の出頭人 日立超エル・エス・ア

イエンジニアリング株

式会社

砂代 理 人 弁理士 玉村 静世

最終頁に続く

1. 発明の名称 半導体記憶裝置

- 2. 特許額求の範囲
  - 1.トンネルさせ得る双耳を有するゲート絶象蓋 の上にフローティングゲート電極とコントロー ルゲート電低を貫え、そのフローティングゲー ト電振へ電子を比入する第1書を込み動作をド レイン領域総部で発生するホットエレクトロン で行うと共に、フローティングゲート電板から 電子を放出する消去動作をソース領域のトンネ **ルで行うメモリセルを含んで成る半導体記憶装** 置において、全てのメモリセル又は所定一群の メモリセルのチャネル領域から電子をフローテ イングゲート電板にトンネルさせる第2者を込 み動作モードを収入て成るものであることを特 徴とする半導体記憶裝置。
  - 2. 上記館2書を込み扇作モードは、領去特性を **讃えるために消去監作の前に予め行われるもの** であることを特徴とする特許請求の範囲第1項

記載の単導体記憶路置。

- 3. 上記餌2者を込み動作モードは、コントロー ルゲート電極に高電圧を与えると共に、それら のソース、ドレイン領域に目的の接角単位を与 える電圧条件を形成するものであることを特徴 とする特許請求の範囲第1項又は第2項記載の 手写体記憶裝置。
- 4. 上記メモリセルは、少なくとも、チャネル似 域のಷ部において、ソース仮域がドレイン仮域 よりも相対的に低級皮となる不純物層によって 形成されて成るものであることを特徴とする特 許護求の範疇節3項記載の半導体記憶装置。
- 5、電弧電圧を内部昇圧して高電圧を発生させる 日路を備えて収るものであることを特徴とする 特許請求の範囲第1項乃至第4項の何れか1項 記載の手葉体記憶装置。
- 3.発明の評額な説明

【産業上の利用分野】

本発明は、電気的に書き込み消去可能な不採売 性半悪体記憶装置に関し、例えばメモリセルがフ ローティングゲート電極とコントロールゲート電 極を有するMOSPETによって構成される1番 子、1メモリセル型のBEPROM(エレクトリカ リ・イレーザブル・アンド・プログラマブル・リ ード・オンリ・メモリ)に適用して有効な技術に 関する。

### 〔往来技错〕

フローティングゲート電極とコントロールがート電極とコントローをBTで構成されたにフロをBTで構成された(フロをBTRTで構成された(フローをBTRTで構成された(フロート・フローティングゲートで超近がカートでは一ティングゲートで超近がカートでは近からを受けたから、第一年では近から、ま子のようの大きにはよっていまった。またのトランスをものまた。まから、1つのようのようのようでは成立した。第一年では成立した。またのトランジスをものまた。1つのようのトランジスをものまた。1つのようにはよっては成される。

全ピットもしくはプロック単位で一抵補去可能な フラッシュ型BBPROMが実項可能とされる。

本発明者らは賢るフラッシュ型BBPROMの
一抵補去について検討したところ、一抵補去されるメモリセルの中には暫き込みされているメモリ
セルとそうでないメモリセルとが現在し、これら
が一抵消去されると、書き込みされていないメモ
リセルは相対的に通訊去となり、補去後における
個々のメモリセルの特性、特にそのしまい値電圧
が不振いになり、その後の書き込み不良などを生
して、週択トランジスタを持たない1素子型メモ
リセルを実質的に実現することができない事態を
引き起こすことが明らかにされた。そのため、揺
去前に予め対象メモリセルに軽く書き込みを施す
というプレライトの必要性を見出した。

しかしながら、上述のメモリセル構造において 書を込みを行うには、ドレイン電流を装しながら そのドレイン領域端部でホットエレクトロンを発 生させなければならないため、比較的大きな電波 を必要とし、これによって、書を込み動作はRE。 このようなメモリセル検査は、EPROMのFAMOS(フローティング・ゲート・アパランシェ・インジェクション・MOS)に比べて大きくなり、高塩を大容量化の要節を満足することができない。

そこで、メモリセルサイズを小さくするため、フローティングゲート電板とコントロールゲート電板を有し、フローティングゲート電板への電子の性入(書き込み)を、ドレイン領域の増都で発生するホットエレクトロンで行い、フローティングゲート電板からの電子の放出(消去)をソース領域のトンネルで行うようにした、1煮子型のメモリセル構造が提案されている。尚、このような1乗子型メモリセルを含むBEPROMについて記載された文献の例としては韓賦昭61~117231号がある。

## 〔発明が解決しようとする課題〕

ところで、上記した1素子型メモリセルに対す る消去動作はトンネル現象を利用しているため招 去電流が振めて小さく、これによって、電気的に

PROM自体の電波容量などとの関係でパイト単位又はワード単位でしか行うことができないようにされている。このため、トンネル現象を利用して一括刑去可能であっても、それ以前に招去特性を鍛えるために必要なプレライトを一括して行うことができないため、消去効率が著しく低下し、さらには電力消費量も増大するという問題点が明らかにされた。

本発明の目的は、フローティングゲート電板とコントロールゲート電板を有する不無発性メモリセルの一括領去首に領去特性を鍛えるために行う書を込み動作時間の短縮と低領景電力化とを達成することができる半導体記憶装置を提供することにある。また、本発明の別の目的は、そのようなメモリセルに対する一括書を込みを可能とする半導体記憶装置を提供することにある。

本発明の前記ならびにそのほかの目的と新規な 特徴は、本明観客の記述及び版付四回から明らか になるであろう。

(異質を解決するための手段)

本紙において質点される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、フローティングゲート電極への電子 の注入をドレイン領域機器で発生するホットエレ クトロンで行うと共に、フローティングゲート電 低からの電子の放出をソース領域のトンネルで行 うメモリセルに対し、それらメモリセルのコント ロールゲート電極を高電圧にすると共に、それら のソース、ドレイン領域を国路の接地電位に飼育 するような電圧条件を与えてチャネル領域からせて 子をフローティングゲート電極にトンネルをせて 存む込みを行う動作モードを備えるようにするも のである。

## 〔作 用〕

上記した手段によれば、メモリセルのコントロールゲート電極を高電圧にすると共に、 それらのソース、ドレイン領域を囲路の接地電位に制御すると、容景結合によりフローティングゲート電極とテャネル領域との際に電位差を生じ、これによって形成される電界がゲート絶滅膜とフローティ

ゲート総縁試をはさんでチャネル似城からフローティングゲート電極に電子が往入される。このは、うな響を込み動作で消費されるトンネル電流・電流・ストエレクトロンを発生させて行う書を込み電機で大くて街道いに小さいため、一括領去と関係とされる。これにより、領去特性を設えるために一抵消去賞に行うような響を込みでは対関の短縮と低消費電力化とを達成するものである。

ングゲート電極との電位解数を超えることにより、

### 【实 篇 伝》

第1回には本発明の一実施例であるPEPRO Mの全体的回路プロックが示される。同図に示されるBEPROMは、特に制版されないが、公知のMOS集教四路製造技術によって1個のシリコン基板のような半導体基板に形成される。

本実施例のBEPROMのメモリセル1は、トンネルをせ切る腹戸を有するゲート総縁膜の上にフローティングゲート電板とコントロールゲート電板を留えたMOSPET(もしくはMISPE

## T)によって構成される。

先ず、上記メモリセル1の構造の一例を第2団 に基づいて説明する。

1つのトランジスタによって1質のメモリセル 1を構成するMOSPETは、特に制限されない が、P・型学率体基板2の上に、第1ゲート総数 膜3、フローティングゲート電伍4、第2ゲート 他無額5、及びコントロールゲート電低6を取用 し、更に、n・型半導体領域7とn・型半導体領域 ・型半導体領域7とp型半導体領域8とによって ・型半導体領域7とp型半導体領域8とによって ドレイン領域を構成して成る。

上記第1ゲート総縁図3は敗化シリコン酸から 成り、100人限度のトンネルし得る設厚を有す る。フローティングゲート電腦4は多結晶シリコ ン既から成り、第2ゲート総縁額5は250~3 50人程度の護原を有する徴化シリコン額から成 る。上記コントロールゲート電腦6は第2月日の 多結晶シリコン試から成る。ソース、ドレイン領域のチャネル領域側の総郡を構成する。空半導

新る構造のメモリセル1に対する書き込みは、特に制限されないが、ソース領域に西路の電話圧Vcok・モレイン領域に西路の電話圧Vcok・モレイコントロールゲート電極6に電気の一部である。\*型半導体領域7の電子をフローティンクトロンを発生させて、その電子をフローティングゲート電板4に住入することによって記量圧は比較を表現したメモリセルのしきい値を表現しています。

的高くされ、何えば初去状態のしまい値電圧に対 して2 V 以上高められる。特に本実施例のメモリ セル視流においては、比較的数い接合を有する中 型半導体領域9 がチャネル領域における半導体体 域2 とドレイン領域の一部を成すョ\* 型半導体領域 は7 との間に生ずる電子を強化して本域 と半導体基板2 の間に生ずる電子を強化して本域 と半導体基板2 の間に生ずることができるようである。ドレイン電流を持えながら書き込みを行うこと でする。

前去は、特に制限されないが、ソース領域に高 程圧Vppを、ドレイン領域及びコントロールゲート電極5に国路の接地電位Vssを印加することにより、フローティングゲート電極4に保持されている電子を第1ゲート総数膜3を選してソース領域にトンネルをせてa・型半導体領域7に放出することによって行われる。このようにし任何会立されたメモリセルのしきい値電圧は比較的にないてもれる。特に本実施例のメモリセル検査において

トンネル往入されることによって行われる。この プレライトによって前要されるトンネル電流はホ ットエレクトロンを発生させて行う書き込み電流 に比べて桁違いに小さいため。トンネルを利用す る消去動作と阿瑟全ピットもしくはプロック単位 で一括プレライトが可能になり。これによって、 消去特性を据えるために一括消去前に行うプレラ イトの動作時間短載と低钙異常力とを達成する。

角、上記書を込み、指去、プレライト、及び旅 み出しの各動作において、基板2は四路の接地電 は、比較的報い接合を有する。 型半部体質域8 がチャネル領域における半部体基板2の表面により、ソース領域の一部を成す。 で連することにより、ソース領域の一部を成す で型半率体領域7と半率体基板2との抜合配圧印 ちアパランシェブレークダウン電圧を高める側距 になっている。これにより、ソース領域に印加 を指去電圧を高めて捕去時間を短縮することがで きる。

位Vssにパイアスされている。

以下電子のトンネル性入による一括プレライト モードを個えたEEPROMの全体を第1回に基づいて説明する。

上記ワード載WLi・WLiは、ローアドレス 信号RADRSのデコード結果などに基づいてワード紙製料は号を遊改するローアドレスデコーダ 及びワードドライバ11の出力菓子に1対1対応 で越合される。

上記ローアドレスデコーダ及びワードドライバ 11に含まれるワードドライバは、何えばワード 異W.L.に対応するエピット分の格成が代表的に 示される第3個のように。 p チャネル型女脊MO SFETQ1とロチャネル型距離MOSPETQ 2 がコンプリメンタリプッシュプル凝塵に設けら れ、その結合ノードがワード集甲L。の駆動線子 とされる。この車角菓子はァチャネル収MOSP ETQ3のゲート電板に頻道接続され、このMO SFETQ3のドレイン電板が上記負荷MOSF PT1のゲート電極に結合される。食物MOSP ETQIのゲート党後にはワード集製L。に対応 するローアドレスデコーダの出力選択信号がヵチ ャネル型トランスファWOSPETQ4を介して 供給され、また、上記駆動MOSFETQ2のゲ ート電極にはその選択値号が変接供給されるよう になっている。

上記MOSFBTQ1及びQ3のソース電極に は、E.E.P.R.OMの動作モードに従って電影切り

応するパイアス電圧を与えると共に、選択される べきメモリセルの導道又は非導通状態に応じて快 定される共選データ紙CDの電位を増幅して出力 する。

また、上記共選データ組CDには、助作切り換入スイッチSWvを介して書き込み回路16が結合される。この書き込み回路16は、特に割疑されないが、外部から供給されるデータレベルに使って共選データ県CDを低減低圧Vccレベルに駆動する。

さらに、上記共運データ単には、何去動作及び プレライト動作時に、動作切り換えスイッチSW ・を介して技地電位Vesが与えられるようになっている。

BEPROMの内部製料はコントローラ18が行う。このコントローラ18は、特に制限されないが、外部制質医号としてチップ選択状態を指示するためのチップイネーブル復号CB、放み出し動作を指示するためのアウトブットイネーブル信号OE、著き込み動作を提示するためのプログラ

換え短輪12から電影電圧Vcc又は高電圧Vp pが供給される。

ここで、電面電圧Vcoは、特に割裂されないが、5 V程度の電圧とされ、高電圧Vppは、特に割裂されないが、1 2~1 5 V程度の電圧とされる。この高電圧Vppは、特に割裂されないが、電弧電圧Vcoを外部から受けてこれを内部界圧
形成する昇圧顕著17から供給される。

上記ソース語名しにはEEPROMの動作モードに従って電気切り換え回路13から技地電位Vs F又は実電圧Vppが供給される。

上記カラム選択スイッチQcs、~Qcg」は、カラムアドレス個号CADRSをデコードしたりするカラムアドレスデコーダ14の出力選択個号に基づいて所定のものがオン状態に制御される。

上記共選データ線CDは、動作切り換えスイッチSWrを介してセンスアンプ及びパイアス図第15に結合される。このセンスアンプ及びパイアス図第15は、データの放み出し動作において、メモリセルのドレイン領域に電気電圧Vccに呼

ムは号PGM。及び一括プレライトと共に一転消去動作を摂示するためのイレーズイネーブル信号 EEが供給され、これら外部制御信号の提示に従って内部動作モードを決定する。

客を込み動作が推示されると、電車切り換え四

一括プレライトと共に一括前去画作が指示されると、先ず一括プレライトのために、電弧切り換え回路12は、切り換え回答はサチュによってローアドレスデコーが及びワードドライバ11に 女理圧 Vpp を供給する状態に制御されると共に、他方の電弧切り換え回路13は切り換え回路6号

**∮。によってソース級SLに囲路の技地電位マェ** 8 を供給する状態に制御され、更に、選択制御信 号 ∮ a によって動作切り換えスイッチSw e ボオ ン状態に無得される。このとき、ローアドレスデ コーダ及びワードドライバ11はローアドレス値 号RADRSと比無関係に切り換え制質信号+。 によって全てのワード葉VL。~VLiを一括し て選択し得る状態即ち全てを高電圧Vppに駆動 し得る状態に制御される。 さらに、カラムアドレ スデコーダ14 はオラムアドレス信号CADRS とは無関係に切り換え割得信号す。によって全て のカラム選択スイッチQcsュ~Qcsiを一括 してオン状態にし得る状態に制御される。これに よって、メモリセルアレイ10に含まれる全ての メモリセル1には上記したプレライトのためのほ 圧条件が与えられて一転でプレライトされる。

一紙プレライトが終了されるタイミングの後には、引き続いて一抵刑去動作のために、カラムアドレスデコーダ14による全てのカラム選択スイッチQasューQas」の一抵オン状盤と、切り

換えスイッチ 8 We のオン状態とが維持される。 そして、電気切り換え器第13 は切り換え制御に そして、電気切り換え器第13 は切り換え制御を供 給するによってソース線SLに高電圧Vpp8 供 がする状態で対荷される。さらに、ローアドレレー デコーダ及びワードドライバ11はローアドの母子 のによって全てのワード線WL。~WLiを一括で で非道収としばる状態に対策をれる。これで全で で非道収としばる状態に対象をある。これでは リ、メモリセルアレイ10に含まれる全てのメモリセル1には上記した新去的の電圧条件 が与えられて、一括衝去される。

上記実施例によれば以下の作用効果を得るものである。

(1) 一括初去に免立ってその初去特性を鍛える ための疑い書き込み即ちプレライトは、第1ゲー ト絶縁譲3をはさんでチャネル領域からフローチ ィングゲート電極4に電子がトンネル性入される ことによって行われる。このプレライトによって 新発されるトンネル質様はホットエレクトロンを 発生させて行う書き込み電流に比べて桁違いに小さいため、トンネルを利用する常会動作と同様に 全ピットもしくはブロック単位で一括プレライト が可能にされる。これによって、一括領会前に消 会社を据えるために行うプレライトの動作時間 知路と低情美電力とを達成することができる。

- 新発されるトンネル電流はホットエレクトロンモ ´ 〔3〕 上記作用効果より、昇圧目第17により電

派電圧Vcoを内部昇圧して高電圧Vppを発生させる形式のEEPROMのようにその高電圧Vppの電波容量が比較的小さくても、一紙プレライトと共に行われる全体的な一抵領去動作に要する電力期受量を比較的小さく抑えることができるから、一紙プレライト並びに一抵領去の信頼性を良好に保つことができる。

(4) メモリセルを選択することなく全てのメモリセルを書き込み状態にしてデバイステストを行うような場合に、電子のトンネル住人によるプレライトモードを単数に利用して一新書き込みを行うことにより、当該テスト時間を大幅に知識することができる。

以上本発明者によってなされた発明を実施例に 基づいて具体的に説明したが、本発明は上記実施 例に展定されず、その要言を進展しない範囲にお いて数々変更可能であることは言うまでもない。

何えばEEPROMを領成するメモリ素子において、そのソース領域と手悪体基板の接合耐圧を高めたり、さらにはドレイン領域協能の電影を強

化するための構造は上記実施例の構造に限定されずその体積々の手段を繋ずることができ、さらにはそのような特別な構造を持たないメモリ業子に対しても本発明は適用可能である。また、上記実施例では a チャネル型のメモリ素子を一何として設明したが、p チャネル型によっても構成可能である。

プレライトや一括補去は全ピットー括で行う場合に限定されず、その記位容量などとの関係でプロック単位で行うこともできる。また、上記実施例ではプレライトに引き続いて自動的に一括節去動作が行われる場合について説明したが、プレライトと一括演去を外部から個別的にモード設定するようにしてもよい。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である1業子1メモリセル型のEEPROMに適用した場合について説明したが、本発明はその体証々の電気的に審を換え可能な半導体記位装置に広く適用することができる。

### 〔 発 明 の 効 果 〕


本駅において関示される受明のうち代表的なものによって得られる効果を簡単に設明すれば、下 記の通りである。


すなわち、フローティングゲート電板へ電子を 注入する第1者を込み動作をドレイン領域雑都で 発生するホットエレクトロンで行うと共に、フロ ーティングゲート電極から電子を放出する領去職 作をソース領域のトンネルで行うメモリセルに対 し、これら全てのメモリセル又は所定一群のメモ リセルのチャネル気味から電子をフローティング ゲート電極にトンネルさせる第2書を込み動作を ードを留えることにより、新る第2書を込み動作 で初長されるトンネル電流はホットエレクトロン を発生させて行う者を込み電視に比べて桁違いに 小さくされるため、一抵抗去と同様に一括客を込 みが可能になり、さらには、相去特性を抑えるた めに一括領去首に行うような書き込み動作の時間 短縮と低新製電力化を達成することができるとい う効果がある。

### 4. 関節の簡単な説明

第1回は本発明の一実施例であるEEPROMの全体を示す四路ブロック図。

第2回はメモリセル製造の一例を示す斯面度、 第3回はワードドライバの一例を示す四路度で ある。





13	扈	푸	1-	-2	73	29	6	1	Β,	١
----	---	---	----	----	----	----	---	---	----	---

第 1	夏の	法さ						
<b>⊕</b> ₹	明	者	Ħ	辺	歧	利	東京都小平市上水本町1448番地	日立度エル・エス・アイ
母亲	明	耆	井		其 選	子	エンジニアリング株式会社内 東京都小平市上水本町1448番地 エンジニアリング株式会社内	日立超エル・エス・アイ
學是	朝	耆	绢	쟠	質	=	東京都小平市上水本町1450番地工場内	朱式全社日立製作所卖宽
<b>⊕</b> ₹	劈	者	甙	原	駩	且	東京都小平市上水本町1450番地 工場内	株式会社日立製作所武威
© <del>R</del>	翌	奢	和	田	武	史	東京都小平市上水本町1450番地 工場内	株式会社日立製作所武蔵
© <del>R</del>	劈	者	武	虿	<b>=</b>	态	東京都小平市上水本町1450番地 工場内	抹式会社日立製作所武器
<b>⊕</b> ₹6	翙	古	ሖ	森	ঠি	広	東京都小平市上水本町1450番地 工場内	株式会社日立製作所武蔵

# This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
☐ COLORED OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY. As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox